PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-079663

(43) Date of publication of application: 22.03.1996

(51)Int.CI.

H04N 5/66
G02F 1/133
G09G 3/20
G09G 3/36

(21) Application number: **06-213962**

(71)Applicant: SHARP CORP

(22)Date of filing:

07.09.1994

(72)Inventor: SHIMADA NAOYUKI


AKEHI YASUNAO TAKATO YUTAKA

(54) DRIVE CIRCUIT AND DISPLAY DEVICE

(57) Abstract:

PURPOSE: To form the blank part of prescribed size in a display part and to switch plural display systems having a prescribed aspect ratio and display capacity by permitting a shift register to switch both the start position and the termination position of a shift operation or either of it by a control signal.

CONSTITUTION: An AND circuit 14b inputting a start pulse SP and a display system switch signal (control signal) A is connected to one end of the shift register 14. The AND outputs of the both signals are inputted to a unit register 14a in an initial state. The start pulse is inputted to a signal node Bu corresponding to the upper end of the display screen of a B-system among the signal nodes of respective stages in the shift register 14 through a clocked inverter 24a controlled by the signal A. A 0-level is inputted to a signal node Bd corresponding to the lower end of the display screen of the B-system through a clocked inverter 24b controlled by the signal A among the signal nodes of the respective stages in the shift register 14.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許山壓公開發号

特開平8-79663

(43)公開日 平成8年(1986)3月22日


(51) Int.CL ⁸		織別配号			庁内整理番号	ΡI	技術表示的所				
H04N	1/133		102	_	4237 – 5H						
G 0 2 F G 0 9 G			550								
					•	審查請求	未韶求	商求項の数14	OL	(全 14	四)
(21) 山嶼番号	<u>, </u>	特顧平6-213962				(71)出廢人	000005	049			
							シャー	プ株式会社			
(22)出顧日		平成6年(1994)9月7日					大阪府	大阪市阿倍野区	表他町 2	22世22号	
						(72) 発明者	回包	尚幸			
							大阪府:	大阪市阿倍野区	表独町 2	22番22号	シ
							ャープ	株式会社内			
						(72) 発明者	明比	際官			
								大阪市阿倍野区	を独町 2	22番22号	シ
							•	除式会社内			
						(72) 発明者					
								大阪市阿倍野区	设施町2	22程22号	シ
							•	除式会社内			
						(74)代理人	护理士	山本 秀賢			

(54) 【発明の名称】 駆動回路及び表示機関

(57)【要約】.

【目的】 映像信号の時間軸を変調しなくても表示部の上、下端部及び左、右側部にしかるべき大きさの余白部を形成することができ所定のアスペクト比、表示容量を持つ複数の表示方式の切り替えが可能となる。

【様成】 走査信号駆動回路あるいはデータ駆助回路を 構成するシフトレジスタ14を、スタート信号SPが入 力されるノードBuが、制御信号Aにより設定され、該 設定されたノードの直前の単位レジスタ14aが、該制 御信号Aにより非動作状態となるようにし、シフト動作 のスタート位置及び終了位置を制御信号Aによって切替 え可能な構成とした。



(2)

【特許請求の範囲】

【請求項1】 複数の定査信号線を順次駆動する駆動回 踏であって、

単位レジスタを該各定査信号線に対応させてシリアルに 復數接続してなり、所定のノードに入力されたスタート 信号を、基準信号に基づいて次々に隣の単位レジスタに シフトレて一端側に送るシフトレジスタを借え、

該シフトレジスタは、該スタート信号が入力されるノー 下が、制御信号により設定され、該設定されたノードの 直前の単位レジスタが、該制御信号により非動作状態と 10 一方は、 なるよう模成されており、

該シフトレジスタは、シフト動作のスタート位置及び終 了位置の一方またはその両者を該制御信号によって切替 え可能な構成となっている駆動回路。

【請求項2】 表示装置における複数の走査信号線、あ るいは表示装置におけるデータ信号をサンプリングする 複数のサンプリングゲートを駆動制御する駆動回路であ

単位レジスタを該各定査信号線あるいは該各サンプリン 定のノードに入力された信号を、基準信号に基づいて次 っに隣の単位レジスタにシフトして一端側に送るシフト レジスタと、

該シフトレジスタの各単位レジスタの保持信号を受け、 これを走査信号又はサンプリングゲート制御信号として バッファへ出力する論理ゲート群とを備え、

該論理ゲート群は、該シフトレジスタの、一部を走査す る時にシフト動作が行われる領域ではその出力をそのま ま該バッファに出力し、該シフトレジスタの、一部を走 スタの出力、あるいはこれとは別の信号のいずれかを制 御信号に基づいて該バッファに出力するよう構成されて いる駆動回路。

【請求項3】 複数の定査信号線、及びこれに交差する よう配設された複数のデータ信号線を有し、該走査信号 根とデータ信号領との交差部への管圧印加により表示が 行われる表示部と、

複数の定査信号線を順次駆動する定査信号駆動回路と、 複数のデータ信号線を順次駆動するデータ駆動回路とを 備え.

該走査信号駆動回路及びデータ駆動回路の少なくとも一 方が、表示切り替え信号によって制御され、この表示切 り替えによって表示部では、表示画面の周辺部が余白額 域となるよう構成されている表示装置。

【請求項4】 前記を査信号駆動回路及びデータ駆動回 路の少なくとも一方は、

単位レジスタを前記各定査信号根あるいは前記各データ 信号領に対応させてシリアルに複数接続してなり、所定 のノードに入力されたスタート信号を、基準信号に基づ シプトレジスタを有し、

該シフトレジスタは、該スタート信号がその端部ノード と所定の中間ノードとの間で制御信号により切り換える れて入力されるよう構成されている語求項3に記載の表 示装置。

2

【請求項5】 前記データ信号線の順次駆動は、データ 信号をサンプリングする複数のサンプリングゲートを順 次駆動制御して行われるものであり、

前記走査信号駆動回路及びデータ駆動回路の少なくとも

単位レジスタを前記各定査信号線あるいは前記各サンプ リングゲートに対応させてシリアルに複数接続してな り、所定のノードに入力されたスタート信号を、基準信 号に基づいて次々に瞬の単位レジスタにシフトして一端 側に送るシフトレジスタと、

該シフトレジスタの各単位レジスタの保持信号を受け、 これを定査信号又はサンプリングゲート制御信号として バッファへ出力する論理ゲート群とを備え、

該論理ゲート群は、該シフトレジスタの、一部を走査す グゲートに対応させてシリアルに複数接続してなり、所 20 る時にシフト動作が行われる領域ではその出力をそのま ま該バッファに出力し、該シフトレジスタの、一部を走 査する時にシフト動作が行われない領域では、単位レジ スタの出力、あるいはこれとは別の信号のいずれかを制 御信号に基づいて該バッファに出力するよう構成されて いる請求項3に記載の衰示装置。

> 【請求項6】 前記シフトレジスタは、前記スタート信 号がその端部ノードと所定の中間ノードとの間で制御信 号により切り換えられて入力されるよう構成されている 請求項5に記載の表示装置。

査する時にシフト動作が行われない領域では、単位レジ 30 【語求項7】 前記シフトレジスタは、双方向のシフト 動作が可能な双方向走査対応のものである請求項4ない し6のいずれかに記載の表示装置。

> 【請求項8】 該シフトレジスタの途中のノードにスタ ート信号を入力する論理ゲートと、

> 該シフトレジスタの、スタート信号の入力ノードとそれ 以外のノードとで、該シフトレジスタの出力信号の遅延 置が一定となるようにする第1の遅延時間調整手段とを 値えた請求項4または6に記載の表示装置。

【語求項9】 該シフトレジスタの。一部を走査する時 40 にシフト動作が行われる領域と、該シフトレジスタの、 一部を定査する時にシフト動作が行われない領域との間 で、出力信号の遅延量を一定とする第2の遅延時間調整 手段を有する語求項5または6に記載の表示装置。

【請求項10】 表示装置における複数の走査信号線、 あるいは表示装置における。データ信号をサンプリング する複数のサンプリングゲートを駆動制御する駆動回路 であって、

複数の出力ノードを有し、複数の入力信号に基づいて所 定の出力ノードに信号を出力するデコーダと、

いて次々に隣の単位レジスタにシフトして一端側に送る 50 該デコーダの各出力ノードからの信号を受け、これを走

http://www4.ipdl.ncipi.go.jp/tjcontenttrns.ipdl?N0000=21&N0400=image/gif&N0401=/...

10/19/2004

査信号又はサンブリングゲート制御信号としてバッファ へ出力する論理ゲート群とを備え、

該論理ゲート群は、該デコーダの、各出力ノードへのデ コード出力が順次切り替わる領域ではそのデコード出力 をそのまま該バッファに出力し、該デコーダの、各出力 ノードへのデコード出力が一定である領域では、そのデ コード出力、あるいはこれとは別の信号のいずれかを制 御信号に基づいて該バッファに出力するよう機成されて いる駆動回路。

タ信号をサンプリングする複数のゲートを順次駆動制御 して行われるものであり、

前記走査信号駆動回路及びデータ駆動回路の少なくとも 一方は、

複数の出力ノードを有し、複数の入力信号に基づいて所 定の出力ノードに信号を出力するデコーダと、

該デコーダの各出力ノードからの信号を受け、これを定 査信号又はサンブリングゲート制御信号としてバッファ へ出力する論理ゲート群とを備え、

コード出力が順次切り替わる領域ではそのデコード出力 をそのまま該バッファに出力し、該デコーダの、各出力 ノードへのデコード出力が一定である領域では、そのデ コード出力、あるいはこれとは別の信号のいずれかを制 御信号に基づいて該バッファに出力するよう構成されて いる語求項3に記載の表示装置。

【請求項12】 該デコーダの、各出力ノードへのデコ ード出力が順次切り替わる領域と、該デコーダの、各出 カノードへのデコード出力が一定である領域との間で、 デコード出力の遅延費を一定とする遅延時間調整手段を 30 5 a とを有し、データバスライン102に対してデータ 有する請求項11に記載の表示装置。

【請求項13】 前記表示画面の周辺部に表示される余 白領域に対応する映像信号は、水平プランキング時間、 又は垂直プランキング時間にデータ駆動回路から各デー タ信号線に供給される請求項3ないし9、11、12の いずれかに記載の表示装置。

【請求項14】 前記表示画面の周辺部に表示される余 白領域に対応する映像信号の少なくとも一部は、映像信 号をデータ駆動回路からデータ信号線に供給するアナロ ンキング時間 又は垂直プランキング時間に各データ信 号線に供給される請求項3ないし9.11、12.13 のいずれかに記載の表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、駆動回路及び表示装置 に関し、特に綴、構の画素数の異なる複数の表示方式の 映像信号を、駆動回路の動作を切り換えることにより1 つの表示パネルに表示可能に模成したものに関する。 [0002]

【従来の技術】図6は従来の液晶表示装置の構成の一例 を示す。図において、100は従来のアクティブマトリ クス基板を用いた液晶表示装置で、該基板上に一体的に 作り込まれた走査信号駆動回路104及びデータ駆動回 路105を有している。このアクディブマトリクス基板 には、マトリクス状に配列された画素 10.7に対応して 画素TFT(藤膜トランジスタ)103が形成されてい る。またこの墓板上には、上記画案107にデータ信号 を供給するデータ信号線 (データバスライン) 102、 【請求項11】 前記データ信号線の順次駆動は、デー 10 及び上記回案TFT103に制御信号を供給する走査信 号線101が配設されている。上記各データバスライン 102はそれぞれ容置109を介して接地レベルに接続 されている。

【0003】上記各画案TFT103のソースは、対応 するデータ信号線102に接続され、そのゲートは、対 応する走査信号第101に接続されている。また該画案 TFT103のドレイン電極には、画素容置106が接 続される。ここでは、上記画素 107を構成する液晶 は、該画案容量106と並列に接続された容置として機 該論理ゲート群は、該デコーダの、各出力ノードへのデ 20 能する。各國素容費106の一方の端子は、國素容費共 通配線110を通じて、対向基板上の対向電極と共に接 地されている。

> 【0004】上記走査信号駆動回路104は、各段の出 力が各定査信号線に接続されたシフトレジスタを有し、 画素TFT103のオン、オフ制御信号を走査信号根1 ()1へ出力する。データ駆動回路1()5は、映像信号入 力線108とデータ信号線 (データバスライン) 102 との間に接続されたアナログスイッチ111と、該アナ ログスイッチをオン、オフ駆動するシフトレジスタ10 信号を供給する。

> 【0005】近年、従来のアスペクト比4:3のテレビ ジョンに加えてHDTV(高品位テレビ)に代表される アスペクト比16:9のワイドテレビジョンが普及し始 めている。それに対応して複数方式のテレビジョン表示 が可能な表示装置の需要が高まっている。また、表示装 置をコンピュータ等に接続し情報端末用として用いるこ とも広く行われている。この場合にもコンピュータの使 い方が多様化し、VGA(ビデオグラフィックアレ

グスイッチとは別のアナログスイッチを通じて水平ブラ 40 イ) XGA(エクステンディッドビデオグラフィック アレイ)、EWS(エンジニアリング用ワークステーシ ョン)等に代表されるように穏々の規格が混在するよう になってきた。そのため情報端末用として用いる場合に も、それぞれの規格に対応させてその仕様を切り替えて 表示できる表示装置の需要も高まっている。

> 【0006】特にマトリクス型の表示パネルを用いて、 複数方式の表示を行う表示装置としては、例えば特闘平 3-131182号公報に開示のものがある。この表示 - 装置では、入力された映像信号の時間軸を変調して、 映 50 像信号1行分(1定査線分)の有効走査期間の前端部分

(4)

及び後端部分に、余白部に対応する所定レベルの信号期 間を有する映像信号を形成することによって、表示画像 の左右両側部を余白部とし、アスペクト比の異なる2種 類の表示を行う方法を採用している。

[0007]

【発明が解決しようとする課題】ところが、特開平3-131182号公報に関示されている方法では、映像信 号の時間輪を変調する必要があり、表示装置の外部駆動 回路が複雑になるという欠点がある。

ためになされたもので、行方向、列方向の画案数が異な る複数の表示方式の画像を、データ信号に時間軸の変調 処理を施すことなく、データ信号の表示方式に合わせて 表示することができる駆動回路及び表示装置を得ること が本発明の目的である。

[00009]

【課題を解決するための手段】

(1) この発明に係る駆動回路は、複数の走査信号線を 順次駆動する駆動回路であって、単位レジスタを該各走 定のノードに入力されたスタート信号を、基準信号に基 づいて次々に隣の単位レジスタにシフトして一端側に送 るシフトレジスタを備えている。該シフトレジスタは、 該スタート信号が入力されるノードが、制御信号により 設定され、該設定されたノードの直前の単位レジスタ が、該制御信号により非動作状態となるよう構成され、 シフト動作のスタート位置及び終了位置の一方またはそ の両者を制御信号によって切替え可能となっている。そ のことにより上記目的が達成される。

【0010】(2)との発明に係る駆動回路は、表示装 36 置における複数の走査信号線、あるいは表示装置におけ るデータ信号をサンプリングする複数のサンプリングゲ ートを駆動制御する駆動回路であって、単位レジスタを 該各走査信号線あるいは該各サンプリングゲートに対応 させてシリアルに複数接続してなり、所定のノードに入 力された信号を、基準信号に基づいて次々に隣の単位レ ジスタにシフトして一端側に送るシフトレジスタと、該 シフトレジスタの各単位レジスタの保持信号を受け、こ れを走査信号又はサンプリングゲート副御信号としてバ ゲート群は、該シフトレジスタの、一部を走査する時に シフト動作が行われる領域ではその出力をそのまま該バ ッファに出力し、該シフトレジスタの、一部を走査する 時にシフト動作が行われない領域では、単位レジスタの 出力、あるいはこれとは別の信号のいずれかを副御信号 に基づいて該バッファに出力するよう構成されている。 そのことにより上記目的が達成される。

【①①11】(3)この発明に係る表示装置は、複数の 走査信号線、及びこれに交差するよう配設された複数の 交差部への弯圧印加により表示が行われる表示部と、彼 数の走査信号線を順次駆動する走査信号駆動回路と、復 数のデータ信号線を順次駆動するデータ駆動回路とを備 えている。該走査信号駆動回路及びデータ駆動回路の少 なくとも一方は、表示切り替え信号によって制御され、 この表示切り替えによって表示部では、表示画面の周辺 部が余白領域となるよう構成されている。そのことによ り上記目的が達成される。

【① 012】(4) この発明の表示装置は以下の構成と 【0008】この発明は上記のような問題点を解決する 10 することが好ましい。上記走査信号駆動回路及びデータ 駆動回路の少なくとも一方は、単位レジスタを前記各定 査信号線あるいは前記各データ信号線に対応させてシリ アルに複数接続してなり、所定のノードに入力された信 号を、基準信号に基づいて次々に隣の単位レジスタにシ フトして一端側に送るシフトレジスタを有している。該 シフトレジスタは、該スタート信号がその蟾部ノードと 所定の中間ノードとの間で制御信号により切り換えられ て入力されるよう構成されている。

【0013】(5)との発明の衰示装置は以下の構成と 査信号線に対応させてシリアルに複数接続してなり、所 29 することが好ましい。上記データ信号線の順次駆動を、 データ信号をサンプリングする複数のサンプリングゲー トを順次駆動制御して行われるものとし、前記走査信号 駆動回路及びデータ駆動回路の少なくとも一方は、単位 レジスタを前記各定査信号線あるいは前記各サンプリン グゲートに対応させてシリアルに複数接続してなり、所 定のノードに入力されたスタート信号を、基準信号に基 づいて次々に隣の単位レジスタにシフトして一端側に送 るシフトレジスタと、該シフトレジスタの各単位レジス タの保持信号を受け、これを定査信号又はサンプリング ゲート制御信号としてバッファへ出力する論理ゲート群 を備える。該論理ゲートは、該シフトレジスタの、一部 を走査する時にシフト動作が行われる領域ではその出力 をそのまま該バッファに出力し、該シフトレジスタの、 一部を走査する時にシフト動作が行われない領域では、 単位レジスタの出力、あるいはこれとは別の信号のいず れかを制御信号に基づいて該バッファに出力するよう機 成されている。

【① ① 1.4】(6)上記表示装置では、上記シフトレジ スタは、前記スタート信号がその端部ノードと所定の中 ッファへ出力する論理ゲート群とを備えている。該論理 40 間ノードとの間で制御信号により切り換えられて入力さ れるよう構成されていることが好ましい。

> 【①①15】(7) この発明の駆動回路あるいは表示装 置では、上記シフトレジスタは、双方向のシフト動作が 可能な双方向走査対応のものであることが好ましい。

【①①16】(8) この発明の駆動回路あるいは表示装 置では、上記シフトレジスタの途中のノードにスタート 信号を入力する論理ゲートと、該シフトレジスタの、ス タート信号の入力ノードとそれ以外のノードとで、該シ フトレジスタの出力信号の返延置が一定となるようにす データ信号根を有し、該走査信号根とデータ信号線との「50」る第1の遅延時間調整手段とを備えていることが好まし

【①①17】(9)この発明の駆動回路あるいは表示装 置では、該シフトレジスタの、一部を走査する時にシフ ト動作が行われる領域と、該シフトレジスタの、一部を

走査する時にシフト動作が行われない領域との間で、出 力信号の遅延量を一定とする第2の遅延時間調整手段を

有することが好ましい。

【0018】(10)との発明に係る駆動回路は、表示 装置における複数の走査信号線、あるいは表示装置にお ける。データ信号をサンプリングする複数のサンプリン 10 グゲートを駆動副御する駆動回路であって、複数の出力 ノードを有し、複数の入力信号に基づいて所定の出力ノ ードに信号を出力するデコーダと、該デコーダの各出力 ノードからの信号を受け、これを定査信号又はサンプリ ングゲート制御信号としてバッファへ出力する論理ゲー ト群とを備えている。該論理ゲート群は、該デコーダ の、各出力ノードへのデコード出力が順次切り替わる領 域ではそのデコード出力をそのまま該バッファに出力 し、該デコーダの、各出力ノードへのデコード出力が一 は別の信号のいずれかを制御信号に基づいて該バッファ に出力するよう構成されている。そのことにより上記目 的が達成される。

【0019】(11)との発明の表示装置は以下の機成 とすることが好ましい。上記データ信号線の順次駆動 は、データ信号をサンプリングする複数のサンプリング ゲートを順次駆動制御して行われるものであり、上記走 査信号駆動回路及びデータ駆動回路の少なくとも一方 は、複数の出力ノードを有し、複数の入力信号に基づい て所定の出力ノードに信号を出力するデコーダと、該デ 30 なる。 コーダの各出力ノードからの信号を受け、これを走査信 母又はサンプリングゲート制御信号としてバッファへ出 力する論理ゲート群とを備えている。該論理ゲート群 は、該デコーダの、各出力ノードへのデコード出力が順 次切り替わる領域ではそのデコード出力をそのまま該バ ッファに出力し、該デコーダの、各出力ノードへのデコ ード出力が一定である領域では、そのデコード出力、あ るいはこれとは別の信号のいずれかを副御信号に基づい て該バッファに出力するよう構成されている。

ーダの、各出力ノードへのデコード出力が順次切り替わ る領域と、該デコーダの、各出力ノードへのデコード出 力が一定である領域との間で、デュード出力の遅延量を 一定とする遅延時間調整手段を有していることが好まし Ļ١.

【10021】(13) この発明の駆動回路あるいは表示 装置では、上記表示画面の周辺部に表示される余白領域 に対応する映像信号は、水平ブランキング時間、又は金 直プランキング時間にデータ駆動回路から各データ信号 線に供給されることが好ましい。

【① 022】(14) この発明の駆動回路あるいは表示 装置では、上記表示画面の周辺部に表示される余白領域 に対応する映像信号の少なくとも一部は、映像信号をデ ータ駆動回路からデータ信号線に供給するアナログスイ ッチとは別のアナログスイッチを通じて水平ブランキン グ時間、又は垂直プランキング時間に各データ信号線に 供給されることが好ましい。

[0023]

【作用】本発明においては、定査信号駆動回路あるいは データ駆動回路を構成するシフトレジスタを、スタート 信号が入力されるノードが、制御信号により設定され、 該設定されたノードの直前の単位レジスタが、該制御信 号により非動作状態となるようにし、シフト動作のスタ ート位置及び終了位置の一方またはその両者を制御信号 によって切替え可能な構成としたから、該シフトレジス タにおいて、走査信号線やデータ信号線の選択信号を一 **塾側から他塾側にシフトさせる範囲を変えることができ** る。これにより行方向、列方向の画素数が異なる複数の 表示方式の画像を、データ信号に時間軸の変調処理を施 定である領域では、そのデコード出方。あるいはこれと 20 すことなく、データ信号の表示方式に合わせて表示する ことができる。

> 【①①24】つまり、サイズの大きな表示画面の映像信 号に対しては、上記シフトレジスタの全範囲に渡ってシ フト動作を行い、サイズの小さい表示画面の映像信号に 対しては、上記シフトレジスタの限られた範囲でシフト 動作をさせることにより、データ信号の時間軸を変調し なくても表示部の上下端部や左右側部にしかるべき大き さの余白部を形成することができ、所定のアスペクト 比。表示容量を持つ複数の表示方式の切り替えが可能と

【0025】との発明においては、走査信号駆動回路及 びデータ駆動回路の少なくとも一方が、表示切り替え信 号によって制御され、この表示切り替えによって表示部 では、表示画面の周辺部が余白領域となるようにしたの で、サイズの大きな表示画面の映像信号に対しては、上 記表示画面の全体に渡って画像表示を行い、サイズの小 さい表示画面の映像信号に対しては、上記表示画面の周 辺部を余白とし、該周辺部を除く限られた範囲に画像表 示を行うことにより、データ信号の時間軸を変調しなく 【0020】(12)この発明の表示鉄置では、該デュ 40 ても表示部の上下左右にしかるべき大きさの余白部を形 成することができ、所定のアスペクト比、表示容量を持 つ複数の表示方式の切り替えが可能となる。

> 【0026】との発明においては、複数の出力ノードを 有し、複数の入力信号に基づいて所定の出力ノードに信 号を出力するデコーダと、該デコーダの各出力ノードか ちの信号を受け、これを走査信号又はサンプリングゲー ト制御信号としてバッファへ出力する論理ゲート群とを 備え、該論理ゲート群を、該デコーダの、各出力ノード へのデコード出力が順次切り替わる領域ではそのデコー 50 ド出力をそのまま該バッファに出力し、該デコーダの、

(5)

各出力ノードへのデコード出力が一定である領域では、 そのデコード出力、あるいはこれとは別の信号のいずれ かを副御信号に基づいて該バッファに出力するよう構成 したので、上記のものと同様、行方向、列方向の画素数 が異なる複数の表示方式の画像を、データ信号に時間軸 の変調処理を描すことなく、データ信号の表示方式に合 わせて表示することができる。

[0027]

【実能例】

(実施例1)図1は本発明の第1の実施例による液晶表 10 示装置を説明するための図であり、図1 (a)は、該液 晶表示装置により表示される複数の表示方式における表 示画像を模式的に示し、図1(b)は、上記液晶表示装 置の構成を示す。

【()()28】図において、」は本実銘例の液晶表示装置 で、2 a は画素数の多い表示方式(A 方式)のデータ信 号をその表示部に表示させたときの表示画像、2 bは画 案数の少ない表示方式 (B方式)を該表示部に表示させ たときの表示画像である。例えば本表示装置を情報端末 表示画像2aは、その精細度が高いものとなり、B方式 のデータ信号に対応する表示画像2bは、精細度の低い ものとなる。ここではB方式として、A方式に比べると 行方向、列方向ともに画素数が少ないものについて述べ るが、本発明は、B方式が、A方式に比べて行方向及び 列方向のいずれか一方についてのみが画素数が少ないも のである場合にも適用できることは言うまでもない。

【0029】ここで、ゲートドライバ(走査信号駆動回 銘) 4を構成するシフトレジスタは、その各段の出力が ①1に供給されるようになっている。一方ソースドライ バ(データ駆動回路)5を構成するシフトレジスタ15 は、その各段の出力が論理ゲート、及びバッファを通じ て、映像信号線108と各データ信号線102との間の アナログスイッチ111の制御信号となるようにしてあ る。なお、図6と同一符号は従来の液晶表示装置と同一 のものを示している。

【0030】図2は上記ゲートドライバ4を構成するシ フトレジスタの回路構成を示す。図において、14は、 シリアルに複数接続してなるシフトレジスタで、各単位 レジスタ14aは、準スタティック型のD-フリップフ ロップを用いて構成されている。シフトレジスタ14の 一端 (紙面左端) には、スタートパルスSPと表示方式 切り替え信号(副御信号) Aとを入力とするAND回路 14bが接続されており、 切段の単位レジスタ14aに は、該両信号のAND出力が入力されるようになってい る。上記シフトレジスタ14の各段の信号ノードのう ち、B方式の表示画面2bの上端に対応する信号ノード Buには、スタートパルスが、信号/Aによって副御さ 50 い。

れるクロックトインバータ24aを介して入力される。 また上記シフトレジスタ14の各段の信号ノードのう ち、B方式の表示画面2bの下端に対応する信号ノード Bdには、信号/Aによって制御されるクロックトイン バータ24万を介して①レベルが入力される。

10

【①①31】ここでは、信号Aが1レベルの場合には、 シフトレジスタは、通常のシフト動作を行う。つまりシ フトレジスタの左端からスタート信号SPが入力され、 それがクロック信号

・(ノゆ)

に応じて順に送られて行 く、これがA方式のデータ信号の表示を行う際のシフト レジスタ!4の動作である。

【0032】一方信号Aが0レベルの場合には左端のA ND回路14bの出力はスタート信号に関係なくりレベ ルである。このスタート信号(0レベル)はクロック信 号に応じて順に送られて行くが、シフトレジスタの、B 方式の表示画面2bの上端に対応する信号ノードBuの 直前のクロックトインバータ258が信号Aによってオ フとなっているため、その先には送られない。

【0033】上記信号ノードBuにはスタート信号SP 用として用いた場合に、A方式のデータ信号に対応する 20 が入力され、シフトレジスタ1.4の設信号ノードBu以 降の、B方式の表示画面2bに対応した部分では、クロ ック信号に対応してこのスタート信号SPが順に送られ る。シフトレジスタ14の、B方式の表示画面2bの下 **雄に対応する信号ノードBdの直前のクロックトインバ** ータ25 bは、上記信号ノードBu直前のものと同様信 号Aによってオフとなっており、そのためスタート信号 は上記信号ノードBdの先には送られない。代わってこ の信号ノードBdにはOレベルが入力される。従って、 信号AがOレベルの場合には、B方式の表示領域2bに 論理ゲート、バッファを通じて表示部内の走査信号線1 30 おいてのみ、順に選択レベルが走査信号線101に出力 される。一方、該B方式のデータ信号を表示していると きの表示画像の両端部のアナログスイッチ(サンプリン グゲート〉111には、常に非選択レベルが出力され

> 【①①34】この場合、シフトレジスタの途中の信号ノ ードに入力されるスタートパルスについては、シフトレ ジスタの他の信号ノードの出力に対する信号の並進対称 性が崩れている。

【0035】つまり、上記信号ノードにスタートパルス 単位レジスタ148を各走査信号線101に対応させて 40 を入力するための回路機成に起因して、シフトレジスタ のスタート信号が入力される信号ノードと他の信号ノー ドとでは、出力される信号のタイミングがずれている。 【0036】従って、これがデータ駆動回路においてサ ンプリングタイミングずれにつながり表示に影響すると との無いように、例えば、シフトレジスタを構成する単 位レジスタについて、その構成トランジスタのチャネル 幅あるいはチャネル長さを選択的に変えたり、上記タイ ミングを合わせるために、上記シフトレジスタの所要の 信号ノードに遅延用の負荷を設けたりすることが望まし (7)

【①037】また、シフトレジスタにおけるスタートバ ルスの入力ノードは、かならずしもB表示領域の境界に 対応するシフトレジスタの信号ノードにきちんと合わせ る必要はなく、オーバースキャンを考慮して数画素分外 側に設けることも設計上充分に考慮すべきである。

11

【0038】図3は上記シフトレジスタの出力とバッフ ァとの間の論理回路群を示す。図において、16はシフ トレジスタ14の出力とバッファ (図示せず) との間に 設けられている論理回路群で、上記シフトレジスタの各 段の出力に対応する複数の単位論理回路16 aからな る。とこでX1.・・・Xmはシフトレジスタ14の出 力である。但し、所望の駆動信号を得るための、論理ゲ ートによるパルス幅の変換などは既に行われているもの とする。RBは、B方式のデータ信号の表示領域に対応 する。シフトレジスタの出力領域で、この出力領域RB に対応する単位論理回路16bは、直列接続の2つのイ ンバータ26からなり、切り替え信号Aに関係なくシフ トレジスタ14の出力をそのまま通過させてバッファへ 出力する。

域上下の余白領域に対応する、シフトレジスタの出力領 域で、この出力領域RAに対応する単位論理回路16a は、信号Aにより制御され、シフトレジスタの出力を受 けるクロックトインバータ26aと、信号/Aにより制 御され、余白サンプリング制御信号BCを受けるクロッ クトインバータ26 b と、該両インバータ26a、26 りの出力に共通接続されたインバータ26とからなる。 この単位論理回路16aは、信号Aが1レベルの場合に はシフトレジスタ14の出力を通過させて直接バッファ に出力し、信号Aが①レベルの場合には余白部サンプリ 36 ング副御信号BCをシフトレジスタ14の出力のかわり にバッファに出力する。

【0040】上記説明では、ゲートドライバを構成する シフトレジスタについて説明したが、ソースドライバを 機成するシフトレジスタも、行方向(水平定査方向)と 列方向(垂直走査方向)の違いがあるだけで、その他は 上記ゲートドライバのものと同様な構成となっている。 【①①41】図4は上記各駆動回路の駆動タイミングの 一例を示し、図4 (a) は走査信号駆動回路の動作タイ ミングを説明するための波形図、図4(り)はデータ躯 40 動回路の動作タイミングを説明するための波形図であ る.

【0042】図において、BCGが列方向の余白部サン プリング制御信号であり、とれに対応して走査信号側 (垂直方向) の上下の余白部に対応する定査信号線が選 択レベルとなり、これに対応する回素に余白部に対応す る映像信号がデータ信号線に入力される。

【① 0.4.3】図4(D)には図4(a)のひとつの定査 信号線X」に対応する時間内のデータ駆動回路のタイミ ングの一例を示す。ここでBCSは行方向の余白部サン 50 ても表示部の上下端部や左右側部にしかるべき大きさの

プリング制御信号である。この信号に対応して、表示部 の左右の余白部に対応する映像信号がデータ信号領に入 カされる。

12

【①①4.4】上記シフトレジスタの出力領域A、Bによ って、論理回路やバッファの構成が異なれば出力信号の 遅延量が異なることとなり、データ駆動回路においてサ ンプリングタイミングずれにつながる可能性がある。 【①①45】そのため該シフトレジスタの、一部を定査 する時にシフト動作が行われる領域と、該シフトレジス

10 タの、一部を走査する時にシフト動作が行われない領域 との間で、出力信号の遅延量が揃うよう、上記のように 単位レジスタの構成トランジスタのチャネル幅を調整し たり、タイミングを合わせるための遅延用の負荷をシフ トレジスタの所要の信号ノードに設けたりするととが望 ましい。

【0046】また、図9は上記両方式における駆動タイ ミングを説明するための図であり、図9(a)はA方式 の駆動タイミングの波形図、図9(b)はB方式の駆動 タイミングの波形図である。ここではA方式ではB方式 【0039】一方、RAはB方式のデータ信号の表示領 20 に比べて精細度が高いため、駆動周波数は高いものにな る。また、上記両方式では、ゲート駆動回路(走査信号 線駆動回路〉の出力パルス、ソース駆動回路(データ信 号線駆動回路)のサンプリングパルスもデューティ比の 異なったものになっている。

> 【りり47】A方式のデータ信号 (ビデオ信号) につい ては、上記駆動回路の通常動作により画像表示すること ができる。一方B方式のデータ信号 (ビデオ信号) を表 示するためには、ドライバ(駆動回路)を構成するシフ トレジスタの中央部のみを走査する必要がある。

【①048】次に作用効果について説明する。

【0049】この実施例では、そのドライバ内部の定査 法の切り替えを制御信号Aによって行うようにしてい る。またB方式のデータ信号に対応する表示において は、表示画面の周縁部分が余白となり、通常この部分に は黒表示を行う。この黒表示部分については、以下に説 明するようにして映像信号を書き込む。

【0050】即ち、B方式のデータ信号に対しては、表 示画像の左右両側部の余白部には、水平ブランキング時 間の一部において、この部分に対応するアナログスイッ チ111を開き、対応する映像信号を書き込む。一方、 表示の上下の余白部には垂直ブランキング時間の一部に 対応する定査信号線をすべてオンとし、その間にソース・ ドライバを通じて対応する映像信号をデータ信号線に書 き込むことによって行う。この方式によれば余白部は必 ずしも黒しか表示できない訳ではなく、余白部には任意 の階調の表示を行うことが可能である。

【りり51】このように本実施例では、走査信号駆動回 路、データ駆動回路が表示切り替え信号Aによって制御 される機成としたので、映像信号の時間軸を変調しなく

11

【0037】また、シフトレジスタにおけるスタートバ ルスの入力ノードは、かならずしもB表示領域の境界に 対応するシフトレジスタの信号ノードにきちんと合わせ る必要はなく、オーバースキャンを考慮して数画素分外 側に設けることも設計上充分に考慮すべきである。

【0038】図3は上記シフトレジスタの出力とバッフ ァとの間の論理回路群を示す。図において、16はシフ トレジスタ14の出力とバッファ (図示せず) との間に 設けられている論理回路群で、上記シフトレジスタの各 段の出力に対応する複数の単位論理回路16 aからな る。ここでX1.・・・Xmはシフトレジスタ14の出 力である。但し、所望の駆動信号を得るための、論理が ートによるパルス幅の変換などは既に行われているもの とする。RBは、B方式のデータ信号の表示領域に対応 する、シフトレジスタの出力領域で、この出力領域R B に対応する単位論理回路16bは、直列接続の2つのイ ンパータ26からなり、切り替え信号Aに関係なくシフ トレジスタ14の出力をそのまま通過させてバッファへ 出力する。

域上下の余白領域に対応する、シフトレジスタの出力領 域で、この出力領域RAに対応する単位論理回路16a は、信号Aにより制御され、シフトレジスタの出力を受 けるクロックトインバータ26aと、信号/Aにより制 御され、余白サンプリング制御信号BCを受けるクロッ クトインバータ26 pと、該両インバータ26a、26 りの出力に共通接続されたインバータ26とからなる。 この単位論理回路16aは、信号Aが1レベルの場合に はシプトレジスタ!4の出力を通過させて直接バッファ に出力し、信号Aが()レベルの場合には余白部サンプリ ング副御信号BCをシフトレジスタ14の出力のかわり にバッファに出力する。

【0040】上記説明では、ゲートドライバを構成する シフトレジスタについて説明したが、ソースドライバを 模成するシフトレジスタも、行方向(水平定査方向)と 列方向 (垂直走査方向) の違いがあるだけで、その他は 上記ゲートドライバのものと同様な構成となっている。 【①①41】図4は上記各駆動回路の駆動タイミングの 一例を示し、図4 (a) は走査信号駆動回路の動作タイ ミングを説明するための波形図、図4(り)はデータ駆 40 動回路の動作タイミングを説明するための波形図であ 5.

【1) () 4.2 】図において、BCGが列方向の余白部サン プリング制御信号であり、 これに対応して走査信号側 (垂直方向) の上下の余白部に対応する走査信号線が選 択レベルとなり、これに対応する回素に余白部に対応す る映像信号がデータ信号線に入力される。

【① 0.4.3】図4 (b) には図4 (a) のひとつの定査 信号線X、に対応する時間内のデータ駆動回路のタイミ ングの一例を示す。ここでBCSは行方向の余白部サン 50 ても表示部の上下端部や左右側部にしかるべき大きさの

プリング制御信号である。この信号に対応して、表示部 の左右の余白部に対応する映像信号がデータ信号領に入 力される。

【①①4.4】上記シフトレジスタの出力領域A、Bによ って、論理回路やバッファの機成が異なれば出力信号の 遅延量が異なることとなり、データ駆動回路においてサ ンプリングタイミングずれにつながる可能性がある。

【①045】そのため該シフトレジスタの、一部を定査 する時にシフト助作が行われる領域と、該シフトレジス 16 夕の。一部を走査する時にシフト動作が行われない領域 との間で、出力信号の遅延量が揃うよう、上記のように 単位レジスタの構成トランジスタのチャネル幅を調整し たり、タイミングを合わせるための遅延用の負荷をシフ トレジスタの所要の信号ノードに設けたりすることが望 きしい。

【①046】また、図9は上記両方式における駆動タイ ミングを説明するための図であり、図9(a)はA方式 の駆動タイミングの波形図、図9(b)はB方式の駆動 タイミングの波形図である。ここではA方式ではB方式 【0039】一方、RAはB方式のデータ信号の表示領 20 に比べて精細度が高いため、駆動周波数は高いものにな る。また、上記両方式では、ゲート駆動回路(走査信号 **根駆動回路)の出力パルス、ソース駆動回路(データ信** 号線駆動回路) のサンプリングパルスもデューティ比の 異なったものになっている。

> 【0.047】A方式のデータ信号 (ビデオ信号) につい ては、上記駆動回路の通常動作により画像表示すること ができる。一方B方式のデータ信号 (ビデオ信号) を表 示するためには、ドライバ(駆動回路)を構成するシフ トレジスタの中央部のみを走査する必要がある。

【0048】次に作用効果について説明する。

【①049】との実施例では、そのドライバ内部の定査 法の切り替えを訓御信号Aによって行うようにしてい る。またB方式のデータ信号に対応する表示において は、表示画面の周縁部分が余白となり、通常にの部分に は黒表示を行う。この黒表示部分については、以下に説 明するようにして映像信号を書き込む。

【0050】即ち、B方式のデータ信号に対しては、表 示画像の左右両側部の余白部には、水平ブランキング時 間の一部において、この部分に対応するアナログスイッ チ111を開き、対応する映像信号を書き込む。一方、 表示の上下の余白部には垂直ブランキング時間の一部に 対応する定査信号線をすべてオンとし、その間にソース ドライバを通じて対応する映像信号をデータ信号線に書 き込むことによって行う。この方式によれば余白部は必 ずしも黒しか表示できない訳ではなく、余白部には任意 の階調の表示を行うことが可能である。

【りり51】とのように本実施例では、走査信号駆動回 路、データ駆動回路が表示切り替え信号Aによって制御 される機成としたので、映像信号の時間軸を変調しなく

13

余白部を形成することができ、所定のアスペクト比、表 示容量を持つ複数の表示方式の切り替えが可能となる。 【10052】(実施例2)図5は本発明の第2の実施例 による表示装置を説明するための図であり、この実施例 では、第1突縮例の各駆動回路を構成するシフトレジス タを双方向走査可能なものとしたものである。ここで は、入力初段以外の単位レジスタ30bは、2つのクロ ックドインバータを逆方向に並列接続してなる並列接続 体を、2つ直列に接続して構成されている。また入力初 タの出力に上記並列接続体を接続した構成となってい る。上記単位レジスタにクロック信号とともに入力され る信号Rがシフトレジスタの走査方向の切り替え用の信 号となっている。ここではシフトレジスタ30の両側か ちスタート信号SPと信号AとのANDが入力される。 またB方式の表示画面の左端 (上端) に対応する。シフ トレジスタの信号ノードBu には、スタート信号と信 号RとのAND入力がクロックトインパータ31aを介 して、信号AがDレベルの場合のみ入力される。B方式 の表示画面の右端(下端)に対応する。シフトレンスター20 像信号入力級113と各データ信号線102との間に接 の信号ノードBdでは、スタート信号SPと信号/R のAND出力がクロックトインバータ31りを介して、 信号Aが()レベルの場合のみ入力される。

【0053】とれによって信号Aが1レベルの場合には シフトレジスタ30全体が走査され、かつその走査方向 が信号Rによって切り替え可能となる。

【0054】一方信号Aが0レベルの場合には、シフト レジスタ30の中でそのB方式の表示画面に対応する領 域のみが走査され、かつこの走査領域中では走査方向を 切り替えることができる。この場合にもシフトレジスタ とバッファとの間には図3に示すような論理ゲート群が 設けられており、第1の実施例の場合と同様の表示を得 ることができる。

【0055】(実施例3)図7は本発明の第3の実施例 による表示装置を説明するための図であり、これは、上 記第1の実施例におけるゲート駆動回路及びソース駆動 回路を構成するシフトレジスタを、デコーダに置き換え たのもである.

【0056】図において、40は上記ゲート駆動回路を 機成するデコーダで、図? (a) に示すように、 各定査 40 信号線に対応する単位選択回路4()aを複数有してい る。該各単位選択回路4()aの出力は、上記第1の実施 例と同様上記論理回路群16の対応する単位論理回路1 6 a. 16 b に接続されている。これらの単位論理回路 16a, 16bは図7(d), 図7(c)に示すように 上記第1の実施例における構成と全く同一である。ま た。上記単位選択回路40 aは、図7(b)に示すよう に、複数の入力データ信号を受ける2つのNAND回路 41と、該NAND回路41の出力を入力とするAND 回路42とからなる。

【0057】とのような構成の本実施例では、上記シフ トレジスタを用いる第1の実施例と同様、データ信号 〈映像信号〉に時間軸の変調をかけなくても、行方向、 列方向の画素数が異なる複数の表示方式のデータ信号 を、一つの表示装置においてその動作を切り替えて表示 することが可能となり、その切り替えもデータ副御信号 の切り替えによって行うととができ、非常に簡便であ

14

【10058】また、この実施例では、データ制御信号を 段の単位レジスタ30aは、1つのクロックドインバー 10 変えることによって、上記デコーダ40における走査領 域。つまり単位選択回路を駆動する範囲と、定査タイミ ング、つまり該単位選択回路の駆動タイミングを変更で

> 【()()59】 (実施例4) 図8は本発明の第4の実施例 による表示装置を説明するための図であり、第1実施例 の構成において、データ駆動回路中のアナログスイッチ 111とは別にデータバスライン102に余白部映像信 号を入力するためのアナログスイック112を設けたも のである。これらのアナログスイッチ112は余白部映 続されている。

> 【0060】ことで、上記B方式の表示画像における左 右の余白部に対応するアナログスイッチ112は、制御 信号BCSによってオン、オフが制御される。

> 【10061】との実施例では、上記第1の実施側の効果 に加えて、映像信号の行方向走査時のブランキング部に 余白部に対応する映像信号を挿入する必要がなくなり、 外部の制御回路が簡略化される。

【0062】またB方式の表示画像の、左右の余白以外 30 の領域に対応するデータ信号線にも、別の制御信号BC S'によってオン、オフ訓測されるアナログスイッチ 1 12aを介して余白部映像信号を入力する構成とするこ とができる。これによってB方式の表示画像における上 下の余白部に対応する映像信号もこのアナログスイッチ 112aを通じて入力することが可能となる。 [0063]

【発明の効果】以上のように本発明によれば、走査信号 駆動回路あるいはデータ駆動回路を構成するシフトレジ スタを、スタート信号が入力されるノードが、副御信号 により設定され、該設定されたノードの直前の単位レジ スタが、該制御信号により非動作状態となるようにし、 シフト動作のスタート位置及び終了位置の一方またはそ の両者を制御信号によって切替え可能な構成としたの で、該シフトレジスタにおいて、定査信号線やデータ信 号線の選択信号を一端側から他端側にシフトさせる範囲 を変えることができる。これにより行方向、列方向の回 素数が異なる複数の表示方式の回像を、データ信号に時 間軸の変調処理を施すことなく、データ信号の表示方式 に合わせて表示することができる効果がある。

50 【 0 0 6 4 】 つまり、サイズの大きな表示画面の映像信

特開平8-79663

15

号に対しては、上記シフトレジスタの全範囲に渡ってシ フト動作を行い、サイズの小さい表示画面の映像信号に 対しては、上記シフトレジスタの限られた範囲でシフト 動作をさせることにより、データ信号の時間軸を変調し なくても表示部の上下端部や左右側部にしかるべき大き さの余白部を形成することができ、所定のアスペクト 比。表示容置を持つ複数の表示方式の切り替えが可能と なる。

【0065】この発明によれば、走査信号駆動回路及び データ駆動回路の少なくとも一方が、表示切り替え信号 10 によって制御され、この表示切り替えによって表示部で は、表示画面の周辺部が余白領域となるようにしたの で、サイズの大きな表示画面の映像信号に対しては、上 記表示画面の全体に渡って画像表示を行い、サイズの小 さい表示画面の映像信号に対しては、上記表示画面の周 辺部を余白とし、該国辺部を除く限られた範囲に画像表 示を行うことにより、データ信号の時間輪を変調しなく ても表示部の上下端部や左右側部にしかるべき大きさの 余白部を形成することができ、所定のアスペクト比、表 示容量を持つ複数の表示方式の切り替えが可能となる効 26 26 B方式の表示画像 果がある。

【0066】この発明によれば、複数の出力ノードを有 し、複数の入力信号に基づいて所定の出力ノードに信号 を出力するデコーダと、該デコーダの各出力ノードから の信号を受け、これを定査信号又はサンプリングゲート 制御信号としてバッファへ出力する論理ゲートとを値 え、該論理ゲートを、該デコーダの、各出力ノードへの デコード出力が順次切り替わる領域ではそのデコード出 力をそのまま該バッファに出力し、該デコーダの、各出 カノードへのデコード出力が一定である領域では、その 30 40 デコーダ デコード出力、あるいはこれとは別の信号のいずれかを 制御信号に基づいて該バッファに出力するよう構成した ので、上記と同様、行方向、列方向の画素数が異なる復 数の表示方式の画像を、データ信号に時間軸の変調処理 を施すことなく、データ信号の表示方式に合わせて表示 することができる効果がある。

【図面の簡単な説明】

【四1】本発明の第1の実施例による表示装置における 衰示状態を模式的に示す図である。

【図2】上記第1実施例の表示装置の走査信号駆動回路 40 111,112、112a アナログスイッチ 及びデータ駆動回路を構成するシフトレジスタの回路構

成を示す図である。

【図3】上記シプトレジスタと、その出力側のバッファ との間に設けられている論理ゲート群を説明するための 図である。

16

【図4】上記第1突施例の表示装置を構成する各駆動回 踏の動作タイミングを示す波形図である。

【図5】 本発明の第2の実施例による表示装置の駆動回 路を構成するシフトレジスタの回路構成を示す図であ

【図6】従来のアクティブマトリクス基板を用いた液晶 表示装置の模成を示す図である。

【図7】本発明の第3の実施例による表示装置を構成す る駆動回路の構成を示す図である。

【図8】本発明の第4の実施例による表示装置を構成す る駆動回路の構成を示す図である。

【図9】上記第1箕施例の表示装置におけるA方式、B 方式での駆動波形を示す図である。

【符号の説明】

2a A方式の表示画像

4 ゲートドライバ(定査信号駆動回路)

5 ソースドライバ (データ駆動回路)

14. 15, 30 シフトレジスタ

14a, 14b. 30a. 30b 単位レジスタ

16 論理回路群

16a, 16b 单位論理回路

24a, 24b, 25a, 25b, 26a, 26b 2

ロックドインバータ

26 インバータ

4 () a 单位遵択回路

4.1 NAND回路

42 AND回路

101 走査信号線(ゲートバスライン)

102 データ信号線(データバスライン)


103 画案TFT

106 画家容量

107 画家


108 映像信号入力線

特開平8-79663 (10) [図1] (a) ソースドライバ -2a トドライバ 2b (b) シフトレジスタ 108 111 Yı Y2 Y3 データ駆動回路 **101** 107 走查信号駆動回路 - X2 Хз -102 7/// 1111




(12)

特開平8-79663





[図6]



(13)

特開平8-79663





(14)

特開平8-79663

